如何降低PCB制造成本(9)
时间:2009-11-20 10:00来源:网络 作者:网络 点击:次
利用FPGA的灵活性
现代FPGA架构包含可编程的I/O，可支持50种以上不同的I/O标准。一般用得比较多的是单端和低电压差分信号(LVDS)I/O标准。虽然FPGA I/O设计是可变的，但它们的灵活性也有一定的限制。现代的FPGA器件架构将引脚集合分组成“引脚组(pin-bank)”。在同一个引脚组中引脚共享参考电压等某些共同的特性，因此通常是可交换的。但在不同引脚组中的引脚可能被指定不兼容的I/O标准，因此会导致不同的情况。
一种情况是为了满足PCB互连性能要求或PCB的可布线性，PCB设计师可能要求修改FPGA I/O引脚。另外一种情况是最初的引脚改变造成了不同I/O标准同时存在的问题，迫使已有信号转移到新的引脚组。最后一种情况是前一种情况下重新定位的信号又造成了不同I/O标准同时存在的问题，迫使现有信号被转移到新的引脚组。
LVDS信号线对主要用于高速信号传输，此时SI问题比较突出。当FPGA器件中的一个信号被赋于LVDS I/O标准时，这个FPGA信号就需要用到FPGA封装中的2个引脚。LVDS信号会改善PCB的性能，但也会产生附加的约束条件。LVDS线对必须：1)长度差在±10%之内；2)在整个走线长度内差分线对保持固定的间距。
FPGA逻辑信号使用太多的LVDS I/O标准会导致使用更大且具有更多引脚的FPGA封装。而不采用LVDS I/O标准意味着产品性能会受到限制，甚至达到许多产品设计小组无法接受的程度。从单个引脚到双引脚I/O标准(或反过来)的轻易改变能力能使整个设计小组使用最少的LVDS I/O信号满足系统性能约束条件。总之，尽量减少LVDS的使用可以降低PCB制造的复杂性和成本。
------分隔线----------------------------
